Kursplan för Digital elektronikkonstruktion med VHDL

Mål

Efter godkänd kurs ska studenten kunna:

• redogöra för VHDL-språkets syntax och beteende
• använda moderna utvecklingsverktyg för att konstruera komplexa digitala kretsar
• simulera och göra en syntes av omfattande konstruktioner i s.k. "Field-Programmable Gate Arrays" (FPGA:er).

Innehåll

Introduktion: Genomgång av olika konstruktionsstilar och abstraktionsmetoder.

VHDL: De språkliga aspekterna för modellering och specificering. VHDL-språkets abstraktionsnivåer. Komponenter (entity, architecture). Instansiering. Parallella uttryck (if, case wait, loop). Funktioner och Procedurer.

Konstruktionsverktyg: Från enklare VHDL-editorer till grafiska editorer samt simulatorer och verktyg för syntetisering av VHDL-beskrivningar i FPGA-kretsar.

Laborationer: Relaterade till grundläggande komponenter som används bl.a. i s.k. inbyggda system.

Hur färdiga konstruktionsblock (s.k. IP:n) kan användas för att åstadkomma omfattande kretslösningar i FPGA:er och s.k. System on a Programmable Chip där en avancerad processor sätts samman och testas via programmering i C.

Projekt: Ett relativt omfattande projekt i simulering och syntes för att åstadkomma en icke-trivial (industri-relevant) konstruktion i en FPGA.

Undervisning

Föreläsningar, laborationer och projektarbete.

Examination

Laborationer med skriftlig rapport (3 hp). Projektarbete med skriftlig rapport och muntlig tentamen (7 hp).

Om särskilda skäl finns får examinator göra undantag från det angivna examinationssättet och medge att en enskild student examineras på annat sätt. Särskilda skäl kan t.ex. vara besked om särskilt pedagogiskt stöd från universitetets samordnare för studenter med funktionsnedsättning.