Kursplan för Digital elektronikkonstruktion med VHDL
Digital Electronics Design with VHDL
Det finns en senare version av kursplanen.
Kursplan
- 10 högskolepoäng
- Kurskod: 1FA326
- Utbildningsnivå: Avancerad nivå
-
Huvudområde(n) och successiv fördjupning:
Teknik A1N,
Inbyggda system A1N
Förklaring av koder
Koden visar kursens utbildningsnivå och fördjupning i förhållande till andra kurser inom huvudområdet och examensfordringarna för generella examina:
Grundnivå
G1N: har endast gymnasiala förkunskapskrav
G1F: har mindre än 60 hp kurs/er på grundnivå som förkunskapskrav
G1E: innehåller särskilt utformat examensarbete för högskoleexamen
G2F: har minst 60 hp kurs/er på grundnivå som förkunskapskrav
G2E: har minst 60 hp kurs/er på grundnivå som förkunskapskrav, innehåller examensarbete för kandidatexamen
GXX: kursens fördjupning kan inte klassificeras.Avancerad nivå
A1N: har endast kurs/er på grundnivå som förkunskapskrav
A1F: har kurs/er på avancerad nivå som förkunskapskrav
A1E: innehåller examensarbete för magisterexamen
A2E: innehåller examensarbete för masterexamen
AXX: kursens fördjupning kan inte klassificeras. - Betygsskala: Underkänd (U), godkänd (3), icke utan beröm godkänd (4), med beröm godkänd (5)
- Inrättad: 2010-03-16
- Inrättad av: Teknisk-naturvetenskapliga fakultetsnämnden
- Gäller från: vecka 31, 2010
- Behörighet: 120 hp inklusive grundläggande kurs i digitalteknik (speciellt tillståndsmaskiner) och programmering.
- Ansvarig institution: Institutionen för fysik och astronomi
Mål
Efter godkänd kurs ska studenten kunna:
- redogöra för VHDL-språkets syntax och beteende
- använda moderna utvecklingsverktyg för att konstruera komplexa digitala kretsar
- simulera och göra en syntes av omfattande konstruktioner i s.k. {två punkter} Field-Programmable Gate Arrays (FPGA:er).
Innehåll
- Introduktion: Genomgång av olika konstruktionsstilar och abstraktionsmetoder.
- VHDL: De språkliga aspekterna för modellering och specificering. VHDL-språkets abstraktionsnivåer. Komponenter (entity, architecture). Instansiering. Parallella uttryck (if, case wait, loop). Funktioner och Procedurer.
- Konstruktionsverktyg: Från enklare VHDL-editorer till grafiska editorer samt simulatorer och verktyg för syntetisering av VHDL-beskrivningar i FPGA-kretsar.
- Laborationer: Relaterade till grundläggande komponenter som används bl.a. i s.k. inbyggda system.
- Slutövning: Hur färdiga konstruktionsblock (s.k. IP:n) kan användas för att åstadkomma omfattande kretslösningar i FPGA:er och s.k. System on a Programmable Chip där en avancerad processor sätts samman och testas via programmering i C.
- Projekt: Ett relativt omfattande projekt i simulering och syntes för att åstadkomma en icke-trivial (industri-relevant) konstruktion i en FPGA.
Undervisning
Föreläsningar, lektioner, laborationer och projektarbete.
Examination
Projektarbete med rapport.
Versioner av kursplanen
Litteratur
Litteraturlista
Gäller från: vecka 31, 2010
I bibliotekets söktjänst kan du se om en titel finns elektroniskt.
-
Sjöholm, S.;
Lindh, L.
VHDL för konstruktion
Studentlitteratur AB,
Kompendium med laborationer och användarmanualer etc.